50MHz VAF-RCOSC Design Guide

Circuit

发布日期: 2026-06-26

更新日期: 2026-06-30

文章字数: 2.7k

阅读时长: 11 分

50MHz VAF-RCOSC 噪声优化设计指南

基于 Tokunaga et al., JSSC 2010, Vol.45, No.6
"An On-Chip CMOS Relaxation Oscillator With Voltage Averaging Feedback"
从论文 14MHz 原型缩放到 50MHz，面向 ±1% 时钟精度目标

一、设计目标

指标	目标	备注
中心频率	50 MHz	T = 20 ns
频率精度	≤ ±1%	全 PVT + 老化
供电电压	1.8 V ± 10%	1.62–1.98 V
温度范围	-40 ~ 125°C	军工/车规级
工艺	0.18 μm 标准 CMOS	无特殊器件
功耗	≤ 50 μA	低功耗优先
面积	< 0.06 mm²	片上集成

二、论文核心原理回顾

2.1 VAF（Voltage Averaging Feedback）概念

振荡波形直流平均值 → 与 Vref 比较 → 负反馈 → 钳位到 Vref

关键结论：

振荡频率仅由 RC 时间常数和分压比 α 决定，与比较器延迟 td 无关
无电流源设计 → 无老化漂移，闪烁噪声大幅降低
VAF 闭环将 VCO 低频相位噪声压制为高通特性

2.2 频率方程

f_osc = f(α) / (2RC)

其中 f(α) = (1/α) · [1 − e^(−α)] / [1 − e^(−2α)]
在 α = 0.5 时：f(α) ≈ 0.364

三、振荡器核心参数缩放（14 → 50 MHz）

3.1 RC 时间常数计算

目标 f_osc = 50 MHz, α = 0.5
RC = f(α) / (2·f_osc) = 0.364 / 100 MHz = 3.64 ns

3.2 噪声 vs 功耗权衡

R 减小 → 热噪声 v²=4kTR 降低 ✅，但充放电电流 I=V/R 增大 → 功耗上升 ❌
C 增大 → kT/C 噪声降低 ✅，但 C 占面积、增充放电电流 ❌
策略：C 不等比缩小，靠 R 调频率

3.3 推荐取值

参数	论文 14MHz 原值	若等比缩放	推荐 50MHz 取值	选择理由
C_osc	200 fF	56 fF	250 fF	C 不缩甚至略增 → kT/C 噪声降低；MOM 电容匹配 < 0.1%
R_osc	65 kΩ	18 kΩ	14.5 kΩ	RC = 3.64ns → 250fF×14.5kΩ = 3.625ns ✓
α	0.5	0.5	0.5	灵敏度理论最小值 3.35（对应 0.19%/mV）

功耗预估：
峰值电流 ≈ 1.8V / 14.5kΩ ≈ 124 μA，平均充放电电流 ≈ 40–55 μA（含开关和比较器）。

四、VAF 有源滤波器设计

4.1 时间常数选择

论文：τ = R_LP·C_LP = 1 μs  →  f_LP = 1/(2πτ) = 159 kHz
比值：f_LP / f_osc = 159kHz / 14MHz ≈ 1/88

50MHz 保持同等比值：f_LP ≈ 570 kHz  →  τ ≈ 280 ns

4.2 噪声 vs 起动时间权衡

τ 取值	f_LP	起动时间 (5τ)	低频噪声压制	推荐场景
300 ns	530 kHz	1.5 μs	一般	快速起动优先
400 ns	400 kHz	2.0 μs	良好	均衡推荐
600 ns	265 kHz	3.0 μs	优秀	低噪声优先

4.3 推荐取值

参数	推荐值	备注
R_LP	400 kΩ	多晶硅电阻
C_LP	1 pF	MOM 电容，与论文一致
τ	400 ns	f_LP ≈ 400 kHz
起动建立	5τ = 2 μs	含裕量 ≈ 10 μs 完全建立

五、放大器设计（噪声优化的关键模块）

5.1 设计哲学

VAF 架构的核心红利：反馈放大器的寄生电容不在振荡路径上 → 可以做大尺寸压低噪声，不影响 f_osc。

5.2 噪声传递分析

有源滤波器输出噪声 → LPF 传递特性 → 主导低频偏移相位噪声
VCO（比较器+开关+RC）噪声 → HPF 传递特性 → 低频被压制，仅影响高频

过渡频率 = f_LP ≈ 300–400 kHz（VAF 带宽）

因此： - Δf < 300 kHz：相位噪声 = 反馈放大器噪声主导 → 大尺寸、高 gm - Δf > 300 kHz：相位噪声 = 比较器 + RC 热噪声 → 适度优化即可

5.3 反馈放大器设计参数

参数	推荐值	依据
输入对尺寸	W/L > 60 μm / 0.5 μm	flicker noise ∝ 1/WL；大 WL 压低 1/f 转折频率
跨导 gm	> 50 μS	热噪声 v² = 4kTγ/gm
偏置电流	10–15 μA	保证 gm 和摆率
拓扑	差分放大 + 共源第二级 + 密勒补偿	与论文 Fig.3(a) 一致
补偿电容	C_c ≈ 0.5–1 pF	搭配 R_LP 设主极点
输入共模范围	轨到轨（rail-to-rail）	处理 Vref ≈ 0.5·VDD 附近的信号
噪声预估	< 30 nV/√Hz @ 1kHz	保证低频相噪达标

5.4 比较器设计参数

参数	推荐值	依据
拓扑	差分放大 + 共栅放大	论文 Fig.3(b)，轨到轨输入
延迟 td	< 2 ns	T_osc = 20ns，td < 10% 周期
输入对尺寸	W/L ≈ 8–12 μm / 0.18 μm	小尺寸，低寄生 Cgd（Cgd 影响振荡路径）
尾电流	3–5 μA / 每比较器	VAF 补偿延迟 → 不需要大电流
带宽	> 250 MHz	保证 td < 1ns 量级
双比较器总功耗	6–10 μA	低功耗

六、Vref 参考电压与温度补偿

6.1 分压电路

Vref = α · VDD,  α = R₂ / (R₁ + R₂) = 0.5

电源抑制：Vref 直接跟踪 VDD 比例 → 天然抵消 VDD 变化对 f_osc 的影响

6.2 温度补偿方案

使用两种温系电阻混合：

电阻类型	温系数	材料	作用
多晶硅电阻	−0.86%/100°C（论文数据）	poly-Si	主导负温漂
扩散电阻	+0.15–0.2%/100°C（典型值）	n+/p+ diffusion	补偿正温漂

补偿原理：

多晶硅 RC → f_osc 温度系数 ≈ +0.86%/100°C（负 R 温系翻转为正 f 温系）
要求 Vref 温度系数 ≈ −4.5 mV/100°C 来抵消

实现方式：R₁/R₂ 分压器用 poly+diff 混合 → 使 α 随温度微变

6.3 数字修调

分压器做成多抽头形式（如 6-bit 修调）
补偿工艺角导致的 RC 绝对值 ±20% 变化
修调步长 ≤ 2% 频率步进 → 保证 1% 精度

七、多谐振荡器工作机制

7.1 互补振荡器核心

┌─────────────────────────────────────┐
│ 左半电路        右半电路             │
│   R_N              R_P              │
│   │                │                │
│   ├──C_N──GND      ├──C_P──GND      │
│   │                │                │
│   └─比较器L         └─比较器R         │
│       │                │            │
│       └── RS-FF ──────┘            │
│            │                        │
│      传输门交替 → LPF               │
└─────────────────────────────────────┘

7.2 振荡流程（6步循环）

V_N 上升充电（经 R_N）
V_N > Vref → 左比较器翻转 → RS-FF 置位 → 左传输门导通 → V_N 送 LPF
V_N 下降放电 → 左比较器返回高 → 左传输门关断
V_P 上升充电（经 R_P）→ 对称地右半电路动作
V_P > Vref → 右比较器翻转 → RS-FF 复位 → V_P 送 LPF
循环回到步骤 1

八、相位噪声预算

8.1 噪声源与传递函数

噪声源	传递函数	影响频段	优化策略
反馈放大器	LPF 特性 (Eq.16)	低偏移（< 300kHz）	大尺寸、高 gm
比较器	HPF 特性 (Eq.17)	高偏移（> 300kHz）	适度优化
R_osc 热噪声	4kTR，经 VAF 环路传递	全频段基底	R 减小（14.5k vs 65k）
开关管 kT/C	采样噪声，f_osc/2 混叠	宽带	C_osc 增大（250fF vs 200fF）
VDD 噪声	LDO 抑制	低频	外接去耦电容

8.2 噪声压制边界

f_corner = f_LP = 1/(2π·R_LP·C_LP) ≈ 400 kHz

在此频率以下，VAF 环路压制 VCO 相位噪声；在此以上，噪声由 RC 热噪声和比较器主导。

8.3 累积抖动预估

论文 14MHz：jitter(1500cyc) = 2.8 ns（有 VAF）vs 20 ns（无 VAF），改善 7×

50MHz 预估：
  - R 从 65k→14.5k，热噪声 v²∝R → 改善因子 ≈ √(65/14.5) ≈ 2.1×
  - C 从 200fF→250fF，kT/C 噪声改善因子 ≈ √(200/250) ≈ 0.89×
  - 频率 3.57×，周期缩短 → 单周期 jitter 要求更严

  保守预估：jitter(1500cyc) ≈ 3–4 ns（周期抖动 < 0.1% → 满足 1% 频率精度）

九、完整设计参数汇总

┌──────────────────────────────────────────────────────┐
│             50MHz VAF-RCOSC 最终参数表                │
├────────────────┬──────────────┬───────────────────────┤
│ 参数           │ 取值          │ 说明                  │
├────────────────┼──────────────┼───────────────────────┤
│ f_osc          │ 50 MHz       │ T = 20 ns             │
│ C_osc          │ 250 fF        │ MOM 电容，匹配 <0.1%  │
│ R_osc          │ 14.5 kΩ       │ 多晶硅，≈100μm×2μm    │
│ α              │ 0.5           │ 灵敏度最小            │
│ Vref           │ 0.9 V         │ @ VDD=1.8V           │
│ R_LP           │ 400 kΩ        │ 多晶硅电阻            │
│ C_LP           │ 1 pF          │ MOM 电容              │
│ τ (VAF)        │ 400 ns        │ f_LP ≈ 400 kHz       │
│ 起动时间       │ 2 μs (5τ)     │ 10τ ≈ 4 μs 完全建立   │
├────────────────┼──────────────┼───────────────────────┤
│ 反馈放大器尾流 │ 12 μA         │ 差分+共源两级         │
│ 反馈放大器 gm  │ > 50 μS       │ 输入对 W/L≥60/0.5     │
│ 左比较器尾流   │ 4 μA          │ 轨到轨差分输入         │
│ 右比较器尾流   │ 4 μA          │ td < 2 ns            │
│ Vref 分压器    │ 6-bit 修调    │ 混合 poly+diff 电阻    │
│ 数字逻辑       │ ≈3 μA @50MHz  │ NAND + RS-FF + TG    │
├────────────────┼──────────────┼───────────────────────┤
│ 总功耗预估     │ 35–45 μA     │ @ 1.8V               │
│ 有源面积预估   │ < 0.05 mm²    │ 0.18μm CMOS           │
└────────────────┴──────────────┴───────────────────────┘

十、精度预算分析

误差源	论文实测 (14MHz)	50MHz 预估	占 ±1% 预算
供电变化 (±10%)	0.16% (±5.6%)	< 0.3%	30%
温度变化 (−40~125°C)	0.19%	< 0.5%（补偿后）	50%
工艺变化 (±20% RC)	数字修调补偿	修调后 < 0.2%	20%
老化（10年）	无电流源 → 天然优势	< 0.05%	5%
噪声（累积抖动）	2.8ns/30μs=0.009%	< 0.05%	5%
合计		< 1.0% ✓	≤100%

结论： 各误差源分配合理，±1% 目标可实现，且有适当裕量。

十一、噪声优化 Checklist

十二、仿真验证建议

12.1 必须覆盖的 Corner

仿真类型	Corner	目标
PVT	SS/FF/TT, −40/27/125°C, 1.62/1.8/1.98V	f_osc 变化 < ±1%
Monte Carlo	200–500 次，含 mismatch	σ_f < 0.5%
Transient Noise	含器件噪声的瞬态仿真	累积抖动 < 5ns @ 1500cyc
PSS + Pnoise	周期稳态噪声分析	相位噪声 < −100dBc/Hz @ 100kHz
起动特性	上电瞬态	建立到稳态 < 10 μs

12.2 关键观察信号

V_N, V_P 上升/下降波形
比较器输出翻转点
V_LPF 直流电平建立过程
Vref 纹波和噪声
输出时钟周期直方图（jitter 分布）

附录 A：论文关键公式

(A1) 频率方程：  f_osc = f(α) / (2RC)

(A2) f(α) = (1/α) · [1 − e^(−α)] / [1 − e^(−2α)]

(A3) 灵敏度：   (dT/T) / (dVref/Vref) = 3.35 @ α=0.5
               换算：0.19%/mV @ Vref≈0.9V

(A4) VAF-LPF 传递 (Eq.16)：
     有源滤波器噪声 → 相噪 = LPF(f)：零 @ 1/(2πR_LP·C_LP)，极 @ 0, 1/(2πR_osc·C_LP)

(A5) VCO 噪声传递 (Eq.17)：
     VCO 相噪 → 输出 = HPF(f)：零 @ 0，极 @ 1/(2πR_osc·C_LP)

附录 B：参考文献

Y. Tokunaga et al., "An On-Chip CMOS Relaxation Oscillator With Voltage Averaging Feedback," IEEE JSSC, Vol.45, No.6, pp.1150–1158, June 2010.
K. Sundaresan et al., "Process and temperature compensation in a 7-MHz CMOS clock oscillator," IEEE JSSC, Vol.41, No.2, pp.433–442, Feb. 2006.
W. M. Sansen et al., "A CMOS temperature-compensated current reference," IEEE JSSC, Vol.23, No.3, pp.821–824, Jun. 1988.
F. Sebastiano et al., "A 65-nm CMOS temperature-compensated mobility-based frequency reference for wireless sensor networks," IEEE JSSC, Vol.46, No.7, pp.1544–1552, Jul. 2011.
A. Hajimiri and T. H. Lee, "A general theory of phase noise in electrical oscillators," IEEE JSSC, Vol.33, No.2, pp.179–194, Feb. 1998.
D. B. Leeson, "A simple model of feedback oscillator noise spectrum," Proc. IEEE, Vol.54, No.2, pp.329–330, Feb. 1966.